在多层PCB设计中，叠层结构决定了信号能走多远、走多快、走得多干净。许多工程师习惯先完成布局布线再“选一个叠层”，但真正成熟的设计流程恰恰相反——叠层结构是阻抗控制、电源完整性和电磁兼容的共同基础，必须在布线开始之前就确定下来。

叠层设计的首要原则是对称性。PCB在压合和回流焊过程中经历显著的热应力，铜与介质材料的热膨胀系数存在天然差异，铜约为17 ppm/°C，而标准FR-4在Z轴方向可达50-70 ppm/°C。如果叠层结构不以中心面为镜像，这种CTE失配会直接导致板翘。IPC-6012规定表面贴装板的最大翘曲量为0.75%，对于BGA区域，许多OEM的要求更严，局部翘曲需控制在0.3-0.5%以内。对称叠层意味着层排列以中心面为镜像，铜的重量和介电层厚度在上下两半必须匹配。

在对称的基础上，信号层与参考平面的配对关系决定了信号的回流质量。每个信号层都应与地平面或电源平面相邻，这不仅仅是为了提供受控阻抗的参考，更关键的是为高速信号的返回电流提供一条低阻抗路径。回流路径的截面积越小，辐射和串扰就越低。在典型的四层板结构中，第1层信号以第2层地为参考，第4层信号以第3层电源为参考，这样的配置为顶层和底层走线都提供了明确的阻抗参考和屏蔽。对于六层以上的设计，将高速信号布置在内层作为带状线，用上下两个地平面夹持，辐射更低且屏蔽效果更好。

叠层结构与材料选择密不可分。介电常数Dk直接影响走线阻抗和信号传播速度，损耗因子Df则决定了信号随频率的衰减速率。标准FR-4的Df在0.015-0.025之间，对于10Gbps以上的高速链路，这个损耗水平会明显吃掉眼图裕量。低损耗材料如Panasonic Megtron 6的Df约为0.004，而超低损耗的Megtron 7可低至0.0015。材料切换不能只看Df数值——Dk的改变会直接改变走线阻抗，Dk从FR-4的4.5变为Megtron 7的3.37，如果线宽和介质厚度不变，50Ω的走线会明显偏离目标值。每次更换材料后，叠层参数和阻抗模型都需要重新计算。

电源地平面的设计是叠层规划中容易被低估的环节。电源层与地层相邻放置时，中间薄介质形成的平面电容可以在高频段提供分布式去耦，介质厚度越小，平面电容越大。推荐将电源-地平面间的介质厚度控制在0.1mm以内。去耦电容的效能同样受叠层影响——电容通过过孔连接到平面，过孔的电感会限制电容的高频响应。缩短电容焊盘到过孔的距离、使用短而宽的表面走线、避免多个电容共用过孔，都是降低寄生电感的有效手段。

当设计推进到高速背板或高密度BGA场景，叠层设计面临更严苛的约束。24层背板推荐采用信号层与参考平面交替的对称配置，每个高速信号层都被两个地平面夹持，减少层间串扰并确保回流路径连续。玻纤编织效应在高频段也不容忽视——玻纤束上方的Dk与树脂区不同，导致差分对的阻抗出现周期性波动，采用展纤布或将走线与编织方向成角度布线可以缓解这一问题。

叠层设计没有唯一的“最优解”。它在电气性能、可制造性和成本之间寻找平衡，需要设计者在阻抗控制精度、层数预算和材料成本之间做出取舍。但有一点是确定的：叠层决策越早介入，后期返工的成本就越低。